Microchip Paling Canggih di Dunia Telah Diluncurkan

Sumber: tsmc.com

Selain itu, TSMC juga telah memperkenalkan berbagai teknologi baru dalam proses 2nm. Misalnya, penggunaan teknologi NanoFlex DTCO (Design Technology Co-Optimization) memungkinkan pengembang untuk secara fleksibel memilih ketinggian unit yang lebih efisien sesuai dengan persyaratan aplikasi yang berbeda.

Bila digunakan pada chip perangkat IoT yang memerlukan efisiensi energi sangat tinggi, unit yang lebih pendek dengan area yang diminimalkan dan efisiensi energi yang ditingkatkan dapat dikembangkan, yang memungkinkan perangkat beroperasi secara stabil dalam jangka waktu lama dengan daya yang sangat kecil; Teknologi integrasi dipol generasi ketiga yang digunakan mendukung enam tingkat ambang tegangan (6-Vt) dengan jangkauan hingga 200mV. Hal ini meningkatkan kecepatan I/CV transistor nanosheet tipe N dan tipe P masing-masing sebesar 70% dan 110%, sehingga mengoptimalkan kinerja chip; menggunakan kabel lapisan tengah (MoL/new middle layer) baru, lapisan ujung belakang (BEOL/ back-end layer) dan lapisan ujung belakang jauh (Far-BEOL/ far-back-end layer), resistansinya berkurang hingga 20%, sehingga mencapai efisiensi energi yang lebih tinggi.

Selain itu, lapisan logam pertama (M1/first metal layer) sekarang dapat diselesaikan hanya dengan satu langkah etsa (1P1E/one step of etching) dan satu paparan EVU, yang mengurangi kerumitan dan jumlah masker, tidak hanya meningkatkan efisiensi produksi tetapi juga mengurangi biaya produksi.

Selain itu, untuk aplikasi komputasi berkinerja tinggi, TSMC juga telah memperkenalkan kapasitor SHP-MiM berkinerja sangat tinggi dengan kapasitas sekitar 200fF per milimeter persegi, yang dapat mencapai frekuensi operasi yang lebih tinggi dan memenuhi kebutuhan skenario aplikasi seperti pemrosesan data besar dan pelatihan kecerdasan buatan yang memiliki persyaratan sangat tinggi untuk kecepatan komputasi.

Penggunaan gabungan teknologi ini memungkinkan teknologi proses 2nm TSMC menunjukkan keunggulan signifikan dalam peningkatan kinerja dan pengurangan konsumsi daya. TSMC mengatakan bahwa dalam hal peningkatan kinerja, dibandingkan dengan proses 3nm yang banyak digunakan saat ini, proses 2nm dapat meningkatkan kinerja hingga 15% di bawah tegangan operasi yang sama, dan pada kinerja yang sama, konsumsi daya dapat dikurangi hingga 24%~35%.

Meskipun chip 2nm TSMC memiliki keunggulan teknis yang jelas, mereka menghadapi tantangan biaya pemasaran yang tinggi. Diketahui bahwa biaya produksi chip 2nm sangat tinggi, dengan harga yang dikutip untuk setiap wafer silikon mencapai US$30.000. Bahkan pelanggan besar setia TSMC seperti Apple akan memiliki kekhawatiran mengenai harga chip 2nm. Apple awalnya berencana menggunakan chip 2nm TSMC pada seri iPhone 17, tetapi akhirnya berencana menunda penggunaannya pada seri iPhone 18 pada tahun 2026 karena alasan biaya.

Bagi pelanggan lain, dampaknya akan semakin besar tanpa batas. Oleh karena itu, bagaimana mengurangi biaya dan meningkatkan penerimaan pasar sambil mempertahankan keunggulan teknologi merupakan masalah utama yang perlu dipecahkan TSMC di masa mendatang.

Samsung dalam kemajuan yang stabil, namun hasilnya masih menghadapi tantangan.

Sebagai promotor penting teknologi canggih, Samsung telah aktif mengembangkan teknologi 2nm. Pada Pameran Tahunan Forum Pengecoran Samsung 2024, Samsung mengumumkan peta jalan proses chip semikonduktor terbarunya, mengumumkan bahwa mereka akan memproduksi massal chip 2 nm pada tahun 2025 dan berencana untuk memproduksi massal chip 1,4 nm pada tahun 2027.

Diketahui bahwa proses 2nm Samsung telah menata beberapa node. Di antara mereka, proses 2nm generasi pertama adalah SF2, dan node-node berikutnya seperti SF2P, SF2X, SF2A, dan SF2Z sedang direncanakan. Saat ini, hasil produksi uji coba awal SF2 telah mencapai 30% yang diharapkan, dan Samsung menginvestasikan banyak sumber daya untuk memastikan produksi massal tepat waktu.