Jepang menarik diri dari kompetisi miniaturisasi untuk meningkatkan integrasi semikonduktor sejak dini, dan saat ini pabrik-pabrik Jepang hanya dapat memproduksi produk semikonduktor serba guna hingga 40nm. Namun dalam dua tahun terakhir, dengan meledaknya bidang-bidang seperti kecerdasan buatan, pemerintah Jepang juga mulai mencoba memasuki bidang teknologi canggih untuk mendapatkan bagian.
Pada bulan Agustus 2022, pemerintah Jepang menyatukan delapan perusahaan besar Jepang, termasuk Toyota, Sony, NEC, Kioxia, dan Mitsubishi UFJ Bank, untuk bersama-sama mendirikan Rapidus. Sasarannya juga sangat ambisius. Mereka berencana untuk memproduksi massal chip 2nm pada tahun 2027, mencapai lompatan dari 40nm ke 2nm. Ini adalah terobosan teknologi yang memakan waktu lebih dari 10 tahun bagi raksasa industri seperti TSMC dan Samsung untuk dicapai melalui bertahun-tahun akumulasi teknologi dan investasi R&D yang besar. Oleh karena itu, tujuan ini juga dilihat oleh Jepang sebagai kunci untuk kembali menjadi "kekuatan chip" di masa mendatang.
Pemerintah Jepang telah memberikan banyak dukungan kepada Rapidus, dan berencana untuk berinvestasi 100 miliar yen di Rapidus pada paruh kedua tahun 2025 untuk membeli mesin litografi EUV tambahan yang dibutuhkan untuk memulai produksi massal pada tahun 2027. Dan pada tanggal 7 Februari 2025, pemerintah Jepang memutuskan melalui rapat kabinet untuk merevisi Undang-Undang Promosi Pemrosesan Informasi dan Undang-Undang Akuntansi Khusus untuk mendukung perusahaan semikonduktor seperti Rapidus untuk mempercepat produksi massal semikonduktor generasi berikutnya. Namun, mulai dari membangun pabrik, mudah dibayangkan betapa sulitnya mencapai produksi massal 2 nm hanya dalam beberapa tahun.
Dalam hal pengembangan teknologi, Rapidus memilih bekerja sama dengan IBM, yang berhasil meluncurkan chip pertama di dunia yang menggunakan proses 2nm pada awal tahun 2021, dan telah membuat terobosan dalam penerapan teknologi GAA. Dengan memperkenalkan dua proses reduksi lapisan selektif (SLR/selective layer reduction) yang berbeda, kinerja tinggi chip dijamin dalam lingkungan tegangan rendah. Peningkatan proses ini tidak hanya menyederhanakan proses produksi, tetapi juga meningkatkan tingkat hasil, sehingga meletakkan dasar untuk produksi berskala besar.
Selain dengan IBM, Rapidus juga telah mencapai kerja sama teknis dengan Pusat Penelitian Mikroelektronika Belgia (IMEC/Belgian Microelectronics Research Center), yang selanjutnya memperluas visi dan saluran sumber daya penelitian dan pengembangan teknologi. Dengan mengirimkan karyawan untuk berpartisipasi dalam proyek penelitian IMEC, Rapidus dapat mengikuti perkembangan hasil penelitian dan tren teknologi terbaru di bidang semikonduktor, menyediakan lebih banyak ide dan metode untuk penelitian dan pengembangan teknologi 2nmnya sendiri.
Selain itu, pada bulan Desember 2024, Rapidus menerima mesin EUV pertamanya dari ASML. Presiden Rapidus Atsushi Koike baru-baru ini mengumumkan dalam sebuah pidato bahwa pembangunan pabrik wafer pertama perusahaan IIM-1 (company's first wafer fab) berjalan lancar, dengan lebih dari 200 perangkat terpasang. Rapidus berencana untuk memulai uji coba produksi proses GAA 2nm pada tanggal 1 April 2025. Telah dilaporkan bahwa Rapidus akan bekerja sama dengan Broadcom dan berencana untuk menyediakan chip produksi uji coba kepada Broadcom pada bulan Juni 2025. Selain Broadcom, Preferred Networks juga menugaskan Rapidus untuk memproduksi chip 2nm untuk pemrosesan AI generatif.
Dapat dilihat bahwa Rapidus saat ini sedang mendapatkan momentum dan memiliki potensi besar, tetapi teknologi chip 2nm IBM masih hanya merupakan produk laboratorium. Masih banyak kesulitan teknis dalam mengubahnya menjadi proses chip yang diproduksi massal. Apalagi sebagai "pendatang baru", Rapidus kurang memiliki fondasi. Apakah produksi percobaan ini dapat berhasil akan terungkap pada bulan April ini. Mengapa industri harus mengadopsi 2nm?
Sepanjang sejarah perkembangan industri semikonduktor, kemajuan teknologi selalu menjadi kekuatan pendorong utama di balik industri tersebut. Dalam beberapa tahun terakhir, perkembangan pesat di bidang-bidang seperti kecerdasan buatan, Internet of Things, dan data besar telah menempatkan persyaratan yang semakin ketat pada chip. Industri semakin menantikan chip dengan kinerja lebih tinggi, kecepatan komputasi lebih cepat, dan konsumsi energi lebih rendah, tetapi chip memiliki batasan fisik, dan hanya dengan terus meningkatkan teknologi, belenggu tersebut baru dapat dipatahkan.
Dibandingkan dengan proses 3nm yang ada, proses 2nm memiliki keunggulan signifikan dalam kepadatan transistor, kinerja, dan konsumsi daya. Proses 2nm dapat meningkatkan kerapatan transistor chip sekitar 45% dan kinerja sekitar 15%, yang berarti bahwa chip dapat mencapai lebih banyak fungsi dalam area yang lebih kecil, sehingga meningkatkan daya komputasi chip. Pada telepon pintar, kepadatan transistor yang lebih tinggi memungkinkan chip memproses berbagai data dengan lebih cepat, sehingga lebih lancar saat menjalankan banyak aplikasi atau melakukan pemrosesan grafis kompleks. Di bidang kecerdasan buatan, sejumlah besar transistor dapat mendukung operasi jaringan saraf yang lebih kompleks dan mempercepat proses pelatihan dan penalaran model, yang sangat penting untuk mendorong pengembangan kecerdasan buatan, komputasi performa tinggi, Internet of Things, dan bidang lainnya. Seperti yang telah disebut di atas.
Dalam hal konsumsi daya, chip 2nm juga berkinerja luar biasa, dengan konsumsi daya berkurang sekitar 30% dibandingkan dengan proses 3nm. Konsumsi daya yang tinggi tidak hanya akan mengurangi masa pakai baterai perangkat, tetapi juga menghasilkan banyak panas, sehingga memengaruhi stabilitas dan masa pakai perangkat. Karakteristik konsumsi daya rendah dari chip 2nm dapat memperpanjang masa pakai baterai telepon pintar. Untuk skenario komputasi skala besar seperti pusat data, konsumsi energi yang dihasilkan oleh sejumlah besar server merupakan biaya yang sangat besar. Server yang menggunakan chip 2nm dapat mengurangi konsumsi energi sekaligus meningkatkan efisiensi komputasi dan menghemat biaya energi.
Proses yang lebih kecil memungkinkan ukuran chip dikurangi lebih jauh lagi, yang sangat penting untuk perangkat dengan kebutuhan ruang yang sangat tinggi, seperti perangkat yang dapat dikenakan, sensor IoT, dsb. Area chip yang lebih kecil tidak hanya dapat membuat desain perangkat lebih ringkas, mencapai desain yang lebih mini dan ringan, tetapi juga mengurangi biaya produksi. Selama proses produksi, lebih banyak keping dapat dipotong dari wafer berukuran sama, sehingga meningkatkan efisiensi produksi dan mengurangi biaya satu keping.
